Verilog Memo. Signed Shift and Unsigned Shift

reg signed [31:0] x ; 

라는 레지스터를 정의했다면,   쉬프트 연산자를 다른 것을 사용해야 한다. 

Signed shift : "<<<", ">>>" 이며 

Unsigned Shift : "<<", ">>" 이다.